Methoden der Fehlererkennung und -korrektur in Massenspeichern

3D-NAND-FLASH-Speicherchips werden derzeit in großem Umfang zur Herstellung von SSDs für Büro- und Heimanwendungen verwendet. Diese Technologie wird schon bald ihren Weg in industrielle Anwendungen finden. Aus diesem Grund sollten Sie sich mit den Unterschieden zwischen der Fehlererkennungs- und -korrekturmethode von 2D-NAND-FLASH-Speichern und 3D-NAND-FLASH-Speichern vertraut machen.

In der Einführung zum Artikel wird der Aufbau von 3D-NAND-FLASH-Speicherchips auf einer grundlegenden Ebene erörtert, dann werden die grundlegenden Ursachen für Datenfehler diskutiert. Im Kapitel über Erkennungs- und Korrekturmethoden werden die BCH- und LDPC-Methoden „Hard- und Soft-Decoding“ behandelt. In der Zusammenfassung wurde die Entwicklung des technologischen Wandels skizziert. Der Artikel enthält Verweise auf externes Material, um den Umfang des behandelten Themas zu erweitern.

3D-NAND-FLASH-Speicherchips verdanken ihre Marktposition der langen Lebensdauer und dem relativ niedrigen Preis pro GB Kapazität. Die Langlebigkeit von 3D-Speicherchips ist auf den Aufbau der Speicherzelle zurückzuführen (Abbildung 1).

Abb. 1 Aufbau der Speicherzelle a.) 2D b.) 3D
(illustrative Abbildung, eigene Ausarbeitung anhand von Materialien: Toshiba, Micron, IEEE ISBN 978-1-4673-2475-5, Yasuhiko HONDA, US 2011/0128788 A1)

Die 3D-NAND-FLASH-Speicherzelle ist ein vertikaler Transistor (Abbildung 1b). In einer auf diese Weise konstruierten Speicherzelle wird die Information in Form einer elektrischen Ladung aufgezeichnet und gespeichert, die in einem schwebenden Gate (Nitrid – Abbildung 1b) gespeichert ist. Ein schwebendes Gate mit zwei Isolatorschichten (Sperroxid und Tunneloxid – Abbildung 1b) umgibt den polykristallinen Transistorkanal (Poly-Si Body – Abbildung 1b). Folglich ist die Oberfläche und damit die Kapazität des schwebenden Gates größer als bei einer in 2D gefertigten Speicherzelle (Abbildung 1a) und auch die Dicke ist größer.

Die Abmessungen des Gates beeinflussen seine elektrische Leistung und die Lebensdauer der Speicherzelle. Typische 15-nm-2D-MLC-Speicherchips zeichnen sich durch eine Haltbarkeit von 3.000 Lösch-/Programmzyklen und eine Leckage bei maximalem Verschleiß von bis zu einem Jahr. Unter der Voraussetzung, dass geeignete Verfahren zur Fehlererkennung und -korrektur eingesetzt werden, entsprechen diese Parameter der Haltbarkeit von 3D-TLC-Chips.

3D-NAND-FLASH-Speicherchips verdanken ihre hohe Kapazität dem mehrschichtigen Aufbau der Speicherzellen (Abbildung 2).

Abb. 2 Illustrative Abbildung der Struktur von NAND FLASH a.) Matrix aus 2D-Speicherzellen; b.) Matrix aus 3D-Speicherzellen; c.) 2D-Speicherzellenkette; d.) 3D-Speicherzellenstruktur (eigene Ausarbeitung auf der Grundlage von Materialien: Toshiba, Micron, IEEE ISBN 978-1-4673-2475-5, Yasuhiko HONDA, US 2011/0128788 A1)

Wie in Abbildung 1b dargestellt, bilden die 3D-Speicherzellen vertikale Transistoren. Diese Transistoren werden auf einem gemeinsamen Substrat durch wiederholtes Belichten, Ätzen und Dotieren hergestellt. Nach ihrer Herstellung bilden sie vertikale (senkrechte) Stapel, die aus Dutzenden von Schichten (96 oder mehr) bestehen (Abbildung 2b). Die Stapel werden nebeneinander platziert (Abbildung 3).